Wahlpflichtfach im Fachgebiet Architektur verteilter Systeme oder im Fachgebiet Informations- und Anwendungssysteme oder im Vertiefungsgebiet Datenbanken für Informatik, Medieninformatik; Außerdem Wirtschaftsinformatik Bachelor
(2 V / 0 Ü / 0 P)

Die Wurzeln vieler produktiver Datenbanksysteme liegen 30 oder mehr Jahre zurück. Vorbild sind meist Systeme wie "System R" von IBM oder der damalige Forschungs-Prototyp "Ingres". Diese Systeme wurden gebaut für Hardware-Architekturen jener Zeit: Festplatten oder gar Magnetbänder waren die einzigen Speichermedien, um vernünftige Datenmengen zu speichern; Hauptspeicher war ein echtes "random access"-Medium und der dominierende Kostenfaktor in der Datenbankverarbeitung war I/O.
Seit dieser Zeit haben sich Rechnerarchitekturen grundlegend verändert. Hauptspeicher ist heute so billig, dass komplette Datenbankanwendungen vollständig im Hauptspeicher ausgeführt werden können. Gleichzeitig führen Caches und andere Architektur-Details zu Zugriffszeiten, die stark vom verwendeten Zugriffs-Muster abhängen. Schließlich ergeben sich durch sehr hohe Parallelitäts-Grade teilweise völlig neue Probleme.
In dieser Vorlesung werden wir uns damit beschäftigen, wie solche Architektur-Veränderungen die Datenbankwelt betreffen. Wir wollen, zum Beispiel, die vorhandenen CPU-Caches optimal ausnutzen und nicht unter hohen Speicherzugriffszeiten leiden. Durch cache-optimierte Auswertung lässt sich dabei die Performanz vieler Datenbankoperationen um Größenordnungen steigern. Ähnlich lassen sich durch moderne CPU-Features (wie z.B. Vektoreinheiten), spezialisierte CPUs (wie z.B. der IBM Cell-Prozessor oder moderne Grafikprozessoren) oder programmierbare Hardware ("field-programmable gate arrays", FPGAs) deutliche Leistungssteigerungen erreichen—sofern die entsprechenden Implementationen sorgfältig für moderne Hardware konzipiert wurden.
Diese Vorlesung kann auf Wunsch der Studierenden auch auf Englisch gehalten werden.

Wochentag	Stunde	Zeit	Raum	Lesender
Mittwoch	2.DS	09:20 - 10:50 Uhr	INF 3105	Dr. Jens Teubner

Teil	Inhalt	Anz. Seiten	PDF
1	Organisatorisches	13	hier
2	Cache Awareness	66	hier
3	Instruction Execution	52	hier
4	Vectorization	51	hier
5	Multiple Cores	31	hier
6	GPU	35	hier
7	FPGAs for Data Processing	38	hier